三星在2022年6月，宣布其位于韩国的华城工厂开始生产3nm芯片。三星成为了全球唯一一家提供采用下一代全新GAA（Gate-All-Around）架构晶体管技术，提供3nm工艺代工服务的代工企业。不过时间来到了2024年，三星仍一直被良品率所困扰。根据三星的安排，很快会带来第二代3nm工艺，但情况同样不容乐观。

　　据Notebookcheck 报道 ，虽然三星在努力提高第二代3nm工艺的良品率，但是一直维持在20%左右，不足以实现大规模生产。三星原打算在Exynos 2500采用第二代3nm工艺，用于明年发布的Galaxy S25系列智能手机。不过受困于良品率问题，即便之前搭载新款SoC的Galaxy S25机型已出现在Geekbench基准测试数据库，最后大概率也不会到来。

　　有报告指出，三星晶圆代工当前形势严峻，在良品率上做了许多努力，可收效甚微。另一方面，三星第一代3nm工艺，也就是3nm GAA的表现稍好，能提升至60%的水平，可是已经没有芯片设计公司在意了，大客户基本没有兴趣。

　　最近有 报道 称皇冠体肓网站，，三星计划缩减晶圆代工规模，年底前将关闭大概50%的生产线，以应对来自美国和中国芯片公司的订单量减少。有知情人士透露，三星已经关闭了平泽P2和P3工厂的部分生产线nm生产线%以上。

　　三星的3nm赶超都喊了好多年了，但是等三星线nm节点的时候，却发现问题远没有那么简单……如今，台积电的2nm都快要量产了，三星的3nm却仅有20%的良率，远远达不到量产的程度。考虑到此前三星已经终止了美国工厂的生产准备，或许三星代工业务的情况还要恶化。

　　新 闻 2： 消息称三星电子半导体业务危机蔓延至人才领域，大批员工考虑跳槽

　　韩媒 The Elec 当地时间昨日报道称，在三星电子负责半导体业务的设备解决方案（DS）部面临先进制程竞争力不强、HBM 内存向大客户交付迟缓两大危机的背景下，大批 DS 部门员工纷纷考虑跳槽至竞争对手 SK 海力士或是韩国政府研究机构。

　　报道称，SK 海力士近日招聘三名经验丰富的蚀刻工艺工程师，结果收到了三星电子内部大多数符合这一条件的员工的申请，总数达近 200 名。这一申请规模与比例远超此前预估，导致本应仅在人事部门内交流的招聘情况在 SK 海力士整个高层中引发持续讨论，甚至泄露到企业外部。

　　不仅是资深半导体人才，资历尚浅的三星电子员工也积极考虑换家公司上班的可能。SK 海力士内部拥有一个专项招募职场资历较浅员工的“Junior Talent”系统，近期该系统放宽了对应聘者的限制，结果三星电子出身员工的申请数量大幅增加。三星内部有人就此抱怨道：“这下成我们替他人培养员工了”

　　除直接转投竞争对手外，加入韩国政府旗下专门研究机构也是三星半导体专家的可能去向。KETI（IT之家注：韩国电子技术研究院，Korea Electronics Technology Institute）此前为旗下半导体封装研究中心招聘员工，最终的 8 位新员工均来自三星电子；KETI 近期放出的 3 个半导体研究岗，吸引了 50 位博士级三星员工应聘。

　　韩媒在报道中表示，三星电子存储器业务部总负责人李祯培在上周的部门会议中回答公司是否有吸引优秀人才、防止人才流失的策略时表示：“希望大家努力工作，也要关注想要离开的人才。”

　　一位前三星半导体员工透露，三星电子以往拥有业界领先的薪酬水平，但现在的情况是加上绩效奖金才略微高于竞争对手；且由于业务困局，许多三星内部员工正为跳槽的可能搜集信息。

　　除了生产的上问题，三星代工业务的恶化情况已经开始动摇其“根基”了。如果说设备、工艺是三星代工行业的“驱动力”，那人才就皇冠体肓网站，是真正的“动力源”，而随着情况的恶化，三星似乎已经留不住，也养不起这些半导体制程方面的高端人才了。这样的情况，看样子三星就算有新的机会，也很难抓得住了吧。

　　新 闻3： 台积电称2nm工艺有重大改进，GAA晶体管将提高SRAM密度

　　去年有 报道 称，SRAM单元在台积电3nm制程节点上，与5nm制程节点基本没有分别。这一消息也印证了过去的 传言 ，即台积电（TSMC）在3nm制程节点遇到SRAM单元缩减放缓的问题，采用N3B和N5工艺的SRAM位单元大小分别为0.0199μm²和0.021μm²，仅缩小了约5%，而N3E工艺更糟糕，基本维持在0.021μm²，这意味着几乎没有缩减。

　　据TomsHardware 报道 ，随着新一代2nm制程节点的到来，SRAM单元缩减问题似乎看到了曙光。与3nm制程节点不同，台积电在2nm制程节点将引入GAA晶体管架构，有望显著降低功耗，提高性能和晶体管密度，带来质的改变。台积电将在今年12月的IEDM会议上发表的一篇论文，提到了2nm制程节点将HD SRAM位单元尺寸缩小到约0.0175μm²。

　　这将是一个重大的突破，近年来SRAM单元的扩展已经变得相当困难，而通过N2工艺，台积电最终缩减了HD SRAM位单元尺寸，从而提高了SRAM密度。按照目前的情况来看，GAA晶体管架构似乎是HD SRAM位单元尺寸缩小的主要推动力。

　　要知道现代的CPU、GPU和SoC设计都非常依赖于SRAM密度，需要大容量缓存来有效地提升处理大批量数据的能力。从内存访问数据既消耗性能又耗电，因此充足的SRAM对于优化性能至关重要。展望未来，对高速缓存和SRAM的需求将持续增长，因此台积电在SRAM单元尺寸方面的成就显得非常重要。

　　比自己的困境更令人南蚌的，就是对手的愈发强大了。最新消息指出台积电进一步优化2nm工艺，其GAA晶体管将大幅提高SRAM密度，这对芯片性能的影响是非常直观地。台积电的愈发强大，三星及Intel的处境会越来越差，此前还有消息称二者正在寻求机会联手，但现在的情况似乎联手也难以逆转啊。